JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08242330 A

(43) Date of publication of application: 17.09.96

(51) Int. CI

H04N 1/028 H01L 27/146 H04N 1/40 H04N 5/335

(21) Application number: 07044044

(22) Date of filing: 03.03.95

(71) Applicant:

MATSUSHITA ELECTRIC IND CO

LTD

(72) Inventor:

YAMAGUCHI KAZUFUMI YAMAMOTO YASUNAGA

OKAMOTO TATSUSHIZU


(54) IMAGE SENSOR AND FIXED PATTERN NOISE REMOVING SYSTEM

(57) Abstract:

PURPOSE: To suppress a fixed pattern noise and to obtain a high SN ratio at high sensitivity by executing differential I/V conversion for bright and dark signal currents outputted from a pair of common signal lines and obtaining a difference between the first half output voltage and latter half output voltage of an access pulse.

CONSTITUTION: Signal voltage immediately before reset and signal voltage immediately after the reset which appear on individual electrodes of all photodiodes 1a are amplified by a picture element amplifier and the amplified voltage levels are respectively stored by respective sampling means as bright signal voltage and dark signal voltage. In a reading period, signal currents based upon a pair of stored signal voltage levels are successively outputted to a bright signal common signal line 9 and a dark signal common signal line 10 through a pair of access MOS-FETs 5a, 5b is accordance with an access pulse outputted from a shift register 8. Differential I/V conversion for the bright and dark signal currents outputted from the lines 9, 10 is executed to find out a difference between the first half output voltage and latter half output voltage of the access pulse.

COPYRIGHT: (C)1996,JPO



(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開平8-242330

(43)公開日 平成8年(1996)9月17日

(51) Int.Cl. 6

識別記号 庁内整理番号

FI

技術表示箇所

HO4N 1/028

HO1L 27/146

HO4N 1/40

HO4N 1/028

Α

5/335

E

審査請求 未請求 請求項の数7 OL(全 7 頁) 最終頁に続く

(21)出願番号

(22)出願日

特願平7-44044

平成7年(1995) 3月3日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 山口 和文

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 山本 泰永

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 岡本 龍鎮

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 弁理士 滝本 智之 (外1名)


(54) 【発明の名称】 イメージセンサおよび固定パターンノイズの除去方式

(57)【要約】

[目的] 高感度、高S/NのイメージセンサおよびF PN除去方式を提供する。

【構成】 イメージセンサはフォトダイオードとリセットスイッチ、画素アンプ、リセット直前および直後の画像信号をそれぞれサンプルし保持する手段、保持された両信号をゲートに受けて動作する一対のV/I変換用およびアクセス用MOS-FET、これらのMOS-FETのゲートを暗信号時の電圧にセットする一対のセット用MOS-FETとからなる複数個の画家、およびアクセスパルスを発生させるシフトレジスタ、セット用電源、明信号用および暗信号用の共通信号ラインからなる。アクセスパルスの前半で一対の共通信号ラインから第1の一対の信号電流を出力させた後、アクセスパルスの後半でセット用MOS-FETを導通させることにより、一固定バターンノイズ除去する。

/ 信号検出等
/4 フォトダイオード
/4 ドライブ用MOS-FET
/C 負荷層MOS-FET
/C 負荷層MOS-FET
24.26 | 対のサンブル用MOS-FET
44.46 | 1対のアクセス用MOS-FET
54.56 | 対のアクセス用MOS-FET
64.66 | 対のセット用MOS-FET
8 シフトレジスタ
9 明信号用共通信号ライン
// 暗信号用共通信号ライン



【特許請求の範囲】

【請求項1】フォトダイオードとリセットスイッチ、 画案アンプ、 画家アンプの出力端子に出力されるリセット 直前の画像信号(明信号)をサンプルし保持する手段 おびリセット直後の画像信号(暗信号)をサンプルし保持する手段、保持された明信号、暗信号をゲートに受けて動作する一対のV/I 変換用およびアクセス用MOSードETのゲートを暗信号に近からなり、 一対の V/I 変換用MOSーFETのゲートを暗信号に近からなり、およびアクセスパルスを発生させるシフトシスタ、 セット用電源、明信号側のアクセス用MOSードETのソース電極を共通に接続してなる明信号用共通信号ライン、暗信号側のアクセス用MOSードETのソース電極を共通に接続してなる暗信号用共通信号ラインからなることを特徴とするイメージセンサ。

【請求項2】 国案アンプは入力ゲート電極にフォトダイオードの個別電極を接続したエンハンスメントMOSトランジスタによる反転アンプであり、リセットスイッチを反転アンプのドライブ用MOSーFETのドレインーゲート間に接続することにより、フォトダイオードおよびアンプのリセットを同時に行うことを特徴とする請求項1記載のイメージセンサ。

【請求項3】リセット直前およびリセット直後の画像信号をサンプル、保持する手段はトランスファー用MOSーFETと電圧保持用コンデンサからなり、サンプルパルスに従って、トランスファー用MOSーFETをONさせることを特徴とする請求項1記載のイメージセンサ

【請求項4】各画素のアクセスパルスの前半で明信号用 共通信号ラインおよび暗信号用共通信号ラインからそれ ぞれ明、暗の第1の一対の信号電流を出力させた後、ア クセスパルスの後半でセット用MOS-FETを導通さ せることにより、明信号用共通信号ラインおよび暗信号 用共通信号ラインからそれぞれセット用電圧に基く第2 の一対の信号電流を出力させ、対をなす第1の信号電流 の差信号と対をなす第2の信号電流の差信号の差を出力 信号とする固定パターンノイズ除去方式。

【請求項5】請求項1記載のイメージセンサにおいて、 各画素の画素アンプの出力電圧の中央付近の電圧値にセット用電圧を設定することを特徴とする請求項4記載の 固定パターンノイズ除去方式。

【請求項6】請求項1記載のセンサの明信号用画像信号ライン、暗信号用画像信号ラインからの各信号電流を受けて動作する一対のI/V変換器、差動増幅器、クランプ回路、パッファー回路からなる固定パターンノイズ除去アンプ。

【請求項7】クランプ回路はコンデンサとMOSーFE Tからなるクランプスイッチからなり、各画案のアクセ スパルスの前半でスイッチをオンにし、後半で補正され た画像信号を出力することを特徴とする請求項 6 記載の 固定パターンノイズ除去アンプ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は原稿情報を高速且つ高階 調で読み取ることを可能にするイメージセンサおよびそ のアンプに関するものである。

[0002]

【従来の技術】情報通信機器の進展に伴って、その入力 10 装置としてイメージセンサのニーズが高まっている。 】 C、LSIの発展に伴ってイメージセンサを製作するためのシーズも進展し、CCDイメージセンサやMOSイメージセンサが開発、実用化されている。 開発の焦点は高解像度化およびS/Nアップ、高速化、周辺を含めた回路の簡略化、低コスト化等である。 昨今、通常のMOS-ICプロセスで製作でき、高感度である増幅型MOSイメージセンサの開発が活発になっている。

【0003】図5に示すように、従来例における増幅型 MOSイメージセンサ(特開平3-110962号公

20 報、特開平4-126445号公報)はフォトダイオード30、V/I変換用MOS-FET31、アクセス用MOS-FET32、フォトダイオード30のリセット用MOS-FET33、リセットパルス発生用NANDゲート34、シフトレジスタ35、リセット電源36、画像信号出力ライン37、リセットタイミングパルスの入力端子38からなる。なお、39、40はそれぞれシフトレジスタのスタートパルスの入力端子、クロックパルスの入力端子であり、41は多チップ構成で長尺センサを作成する場合のチップ間の伝達パルスの出力端子であり、42は正電源ラインである。この増幅型MOSイメージセンサの動作タイミング図を図6に示す。Y1、Y2、Y3~Ynはシフトレジスタ35から出力されるア

クセスパルスであり、RSはリセットタイミングパルスである。各画素のリセットパルスはRSとアクセスパルスのNANDを取ることによって発生させる。各画素において、フォトダイオード30の個別電極からリセット直前には光電流による放電後の信号電圧つまり明信号電圧が、リセット直後には光電流による放電前の信号電圧が、リセット直後には光電流による放電前の信号電圧がV-I変換用MOS-FET31のゲートに出力される。シフトレジスタ35からのアクセスパルスY1、Y2、Y3~Ynに従って、順次、アクセス用MOS-FET32、引き続いてリセット用MOS-FET33を導

カライン37に得ることができる。
【0004】このセンサはフォトダイオード毎に、それに近接して配置したV-I変換用MOS-FET31により増幅された信号電流をアクセス用MOS-FET32を介して出力するためにランダムノイズは非常に小さくできる特徴がある。しかしながら、回路の性質上、暗

通させることによって、時系列の画像信号を画像信号出

50 時においてもオフセット信号が出力され、V-I変換用

MOS-FET31およびアクセス用MOS-FET3 2の特性の画素間でのばらつきによってオフセット信号 が不均一になり、これが固定パターンノイズ(FPN) になるという欠点がある。よって、チップ外でリセット 直前のフォトダイオードの個別電極の電位に基く明信号 とリセット直後のフォトダイオードの個別電極の電位に 基く暗信号との差信号を取ることによってFPNを削減 している。この方式では、1画案の読みだし周期の間に 明信号出力、リセット動作および暗信号出力の3種類の 動作をさせる必要があり高速読み取りの障害となる。ま た、図5のイメージセンサは増幅型MOSイメージセン サと呼ばれ、増幅された電流信号を得ることができる が、画案部の信号電圧感度自体は増幅されていない。よ って、低露光域で使用するためには感度が不足である。 この方式のセンサで、フォトダイオード30の個別電極 とV/I変換用MOS-FET31のゲートとの間に電 圧アンプを付けることにより信号電圧感度を増大させる 方法も考えられるが、この電圧アンプは各国案の読みだ し周期の約3倍の応答速度が必要であり、各国素にこの ような高速アンプを付けることは難しい。

[0005]

【発明が解決しようとする課題】従来の増幅型MOSイ メージセンサでは、FPN補正を可能にするために1個 素の読み出しクロック周期の期間に明信号および暗信号 の出力タイミングとリセットタイミングの3種のタイミ ングが必要であった。これが高速読み取りの障害になっ ていた。また、従来の増幅型MOSイメージセンサで は、フォトダイオードの個別電極の電位に基く信号電圧 がフォロア回路を介して出力され、電流増幅されるのみ で、画案からの信号電圧は増幅されていない。従って、 低露光域で使用するためには感度不足である。

100061

[課題を解決するための手段] イメージセンサはフォト ダイオードとリセットスイッチ、画案アンプ、画案アン ブから出力されるリセット直前の画像信号(明信号)を サンプルし保持する手段およびリセット直後の画像信号 (暗信号)をサンプルし保持する手段、保持された明信 号、暗信号をゲートに受けて動作する一対のV/I変換 用およびアクセス用MOS-FET、アクセスパルスの 後半で暗信号に近い電圧にセットする一対のセット用M OS-FETからなる複数個の画索および、アクセス用 パルスを発生させるシフトレジスタ、セット用電源、明 信号側のアクセス用MOS-FETのソース電極を共通 に接続してなる明信号用共通信号ライン、暗信号側のア クセス用MOS-FETのソース電極を共通に接続して なる暗信号用共通信号ラインから構成される。各画案の アクセスパルスの前半で明信号用共通信号ラインおよび 暗信号用共通信号ラインからそれぞれ明、暗の第1の一 対の信号電流を出力させた後、アクセスパルスの後半で セット用MOS-FETを導通させることにより、明信

号用共通信号ラインおよび暗信号用共通信号ラインから それぞれセット用電圧に基く第2の一対の信号電流を出 力させ、対をなす第1の信号電流の差信号と対をなす第 2の信号電流の差信号の差を出力信号とする。

【作用】全てのフォトダイオードの個別電極に現われた リセット直前の信号電圧およびリセット直後の信号電圧 を画案アンプによって電圧増幅した後、それぞれのサン プル手段により明信号電圧および暗信号電圧として保持 10 する。この動作は読みだし期間の前にそれぞれ全画案― 斉に行う。そのために、画素アンプの動作に対して数ク ロック周期の時間を費やすことが可能になり、簡単な低 消費電力の低速、高利得のアンプで構成することができ る。読みだし期間においては、これらの保持された一対 の信号電圧に基く信号電流をシフトレジスタからのアク セスパルスに従って、一対のアクセス用MOSーFET を介して順次、明信号用共通信号ラインおよび暗信号用 共通信号ラインに出力される。但し、アクセスパルスの 後半のタイミングにおいては各画素のセット用MOS-20 FETを導通させて、各画素の補正信号を出力させるも のとする。以上によって、一対の共通信号ラインから出 力された明、暗信号電流を差動 I / V変換し、且つアク セスパルスの前半の出力電圧と後半の出力電圧との差を 取ることによって固定パターンノイズを劇的に抑制する ことが可能になる。

[8000]

30

【実施例】以下、本発明の一実施例を図面を用いて詳細 に説明する。図1は本発明の実施例1におけるイメージ センサの等価回路であり、特に3画素分を明示してい る。図1は信号検出部1と、明信号および暗信号を各々 サンプルする一対のMOS-FET2a、2bと、明信 号および暗信号を保持するコンデンサ3a、3bと、保 持された明信号および暗信号をゲートに受けて動作する 一対の電圧/電流変換用MOS-FET4aおよび4b と、一対のアクセス用MOS-FET5aおよび5b と、一対のセット用MOS-FET6aおよび6bと、 セットパルスを発生させるNANDゲート7等からなる 複数個の囲素および、アクセス用パルスを発生させるシ フトレジスタ8と、明信号側のアクセス用MOS-FE 40 T (5aおよび等価なMOS-FET)のソースを画案 間で共通に接続してなる明信号用共通信号ライン9と、 暗信号側のアクセス用MOS-FET(5bおよび等価 なMOS-FET)のソースを画素間で共通に接続して なる暗信号用共通信号ライン10と、セット用電源11 等からなる。本図においては、MOS-FET1b、1 c、1d、2a、2b、6a、6bはPチャンネル型で あり、MOS-FET4a、4b、5a、5bはNチャ ンネル型である。信号検出部1はフォトダイオード1a と、ドライプ用MOS-FET1bおよび負荷用MOS 50 - FET1 c から構成された反転アンプと、フォトダイ

5

オード1aのリセット用MOS-FET1dからなり、 フォトダイオード1 aの個別電極に現われた信号電圧が 反転アンプで増幅された後、ドライブ用MOS-FET 1 aのドレインに出力される。端子12、13はそれぞ れシフトレジスタを動作させるためのクロックパルス、 スタートパルスの入力端子であり、14は多チップ構成 で長尺センサを作成する場合のチップ間の伝達パルスの 出力端子であり、本端子を次段のスタート端子13に接 続することによりチップ間で直列の画像信号を得ること ができる。蓄積時間の間隔でリセット用MOS-FET 1 dを導通させることにより、反転アンプの入出力端子 間が短絡され、フォトダイオードの個別電極がMOS-FET1b、1cの定数によって一意的に決まる電圧に リセットされる。試作サンプルにおいて、リセット電圧 は約3.2Vであった。リセットパルスの直前には光電 流による放電後のフォトダイオードの端子軍圧に基く信 号つまり明信号電圧がドライブ用MOSーFET1bの ドレインに出力され、サンブル用MOS-FET2aが 導通してコンデンサ3aに保持される。 リセットパルス の直後には光電流による放電前のフォトダイオードの端 子電圧に基く信号つまり暗信号電圧がドライブ用MOS -FET1bのドレインに出力され、サンブル用MOS -FET2bが導通してコンデンサ3bに保持される。 1 C中ではコンデンサは一般に広い面積を占めるが、本 回路では出力すべき端子の容量が小さいため、コンデン サ3a、3bは別途付加することなく寄生容量で代用す ることができるために、チップ面積の削減には好都合で ある。

【0009】図2は本発明の実施例1におけるイメージ センサの動作タイミング図であり、リセットパルスR S、明信号用サンプルパルスSP1、暗信号用サンプル パルスSP2、シフトレジスタに印加されるクロックパ ルスCK、スタートパルスST、シフトレジスタからの アクセスバルスY1、Y2、Ynおよび明信号用共通信号 ライン9から出力される明信号電流 I sおよび暗信号用 共通信号ライン10から出力される暗信号電流 Inを示 している。図1の回路からも分かるようにSP1、R S, SP2は読み出し前にそれぞれ全画素一斉に印加さ れ、明信号電圧および暗信号電圧が各々コンデンサ3 a および3bに保持される。アクセスパルスの前半でアク セス用MOS-FBT5a、5bが導通して明信号用共 通信号ライン9からコンデンサ3aに保持された明信号 電圧に基く信号電流 I si、暗信号用共通信号ライン10 からコンデンサ3bに保持された暗信号電圧に基く信号 電流 Iniが出力される。また、各画案のセットパルス はクロックパルスとアクセスパルスからNANDゲート によって形成されて一対のセット用MOS-FET6 a、6bのゲートに印加され、アクセスパルスの後半に セット用MOS-FETが導通して、一対のV/I変換 用MOS-FET4a、4bのゲートに暗状態での保持 電圧に近い電圧Vsetが印加され、明信号用共通信号ライン9、暗信号用共通信号ライン10から暗信号に近い状態でのそれぞれの信号電流 Isd、Indが出力される。 Vsetが暗状態でのMOS-FET4 aのゲート電圧に等しい場合、Ini=Indである。

6

【OO10】次に、固定パターンノイズ(FPN)除去 の原理について述べる。FPNは一対のV/I変換用M OS-FET4a、4bおよび一対のアクセス用MOS -FET5a、5bのそれぞれの索子特性のミスマッチ 10 によって生ずる。素子特性のミスマッチはゲート幅/ゲ ート長(W/L)の寸法ミスマッチやウエル拡散層のド ーピング濃度の不均一性によって生じる。

図3はV/I 変換用MOS-FET (例えば4a) とアクセス用MO S-FET (例えば5a) の直列回路において、V/I 変換用MOS-FETのゲートに印加される電圧Vgに 対してアクセス用MOS-FETのソースに出力される 電流をMOS-FETのゲート幅/ゲート長(W/L) をパラメータとしてプロットしたものである。挿入図は 本特性図の一部拡大図である。カーブaはゲート電圧V 20 gに対する I s端子からの出力電流を示し、カーブbも同 様にゲート電圧Vgに対するIn端子からの出力電流を示 しているが、本図ではIs端子側のMOS-FETのゲ ート長が I n端子側のゲート長よりが5%小さい場合を 示している。試作サンブルにおいて、リセット直後のフ オトダイオードの光電流による放電がない状態で、反転 アンプの出力電圧は約3.2Vである。暗状態ではフォ トダイオードの光電流による放電が無いために、フォト ダイオードの個別電極の電圧に変動は無く、よって、反 転アンプの出力電圧は3.2Vに保持される。一方、明 30 状態では光電流による放電によりフォトダイオードの個 別電極の電圧は上昇し、反転アンプの出力電圧は下降 し、出力電流 I sはカーブ a に沿って低下する。固定パ ターンノイズは暗状態での画素間における信号ばらつき を指すが、図3の場合 Isと Inの差異は14 μAにな る。試作サンブルでの電流感度9mA/lx.sから、 露光量0.0251x, sでのS/Nは24dBにな る。実用的な階調表現のためにはS/N=40dB程度 が必要であために、このままでは階調を要求する用途に は使えない。MOSプロセスの改善のみによって、対を 40 なすMOS-FETの特性ばらつきをS/N=40dB 程度まで抑えることも困難である。

【0011】本発明の実施例1では各画素において、アクセスパルスの後半において一対のV/I変換用MOSーFETのゲートを暗信号時の保持電圧にセットすることにより、各画素のIs、Inの補正電流を得ている。つまり、アクセスパルスの前半において、対をなすMOSーFETの特性ばらつきによるIs、Inのミスマッチを含む信号電流を出力させ、アクセスの後半においてIs、Inのミスマッチ成分を出力させる。以下、反転アンプの出力電圧、3.2V近傍における直線近似(図3挿

入図参照)を用いてFPN補正の原理を説明する。アク セスパルスの前半におけるIs端子、In端子からの信号

$$Isi = (g_{1} + \Delta g_{2}) \cdot Vs + \Delta Ist$$
 (1)

$$Ini = (g_m + \Delta g_n) \cdot V_n + \Delta Int$$
 (2)

になる。そこで、Vs、Vnはそれぞれ明信号保持電圧、 暗信号保持電圧である。 △gs、△gnは直線の傾きの差 異を表し、△Ist、△Intは横軸との切片の差異を表

す。セット電圧をVsetとして、アクセスパルスの後半 におけるIs端子、In端子からの信号電流をIsd、Ind とすると、

(3)

(9)

8

$$Isd = (gn + \triangle gs) \cdot Vset + \triangle Ist$$

$$Ind = (gn + \Delta gn) \cdot Vset + \Delta Int$$
 (4)

になる。本発明ではVset電圧を暗信号保持電圧に近い 値に設定するので、Vset=Vn+△Vnと記すことがで きる。この関係を用いて数式(3)、(4)を変形する と、Isd、Indは近似的に次式で表される。 [0012]

$$Isd = (g_m + \Delta g_s) \cdot V_n + (g_m + \Delta g_s) \cdot \Delta V_n + \Delta I_st$$
 (5)

$$Ind = (gm + \Delta gn) \cdot Vn + (gm + \Delta gn) \cdot \Delta Vn + \Delta Int$$
 (6)

になる。つまり、本発明のイメージセンサでは、暗状態 での特性ミスマッチによる信号電流をIs端子、In端子 から得ることができる。

【0013】これらの信号電流は差動増幅器に入力され る。アクセスパルスの前半における差動増幅器の出力信 号は

$$Isi-Ini = (gm+\Delta gs) \cdot Vs - (gm+\Delta gn) \cdot Vn + \Delta Ist-\Delta Int$$
 (7)

アクセスパルスの後半における差動増幅器の出力信号は

$$Isd-Ind=(\triangle gs-\triangle gn) \cdot Vn+\triangle Ist-\triangle Int+$$

$$(\triangle \operatorname{\mathsf{gs}}-\triangle \operatorname{\mathsf{gn}})\cdot \triangle \operatorname{\mathsf{Vn}}$$
 (8)
の差動出力信号からアク される。

[0014]

になる。アクセスパルスの前半の差動出力信号からアク セスパルスの後半の差動出力信号の差の信号は次式で表

$$(Isi-Ini) - (Isd-Ind) = (gn+\triangle gs) \cdot (Vs-Vn) -$$

Vn=0の場合、差動出力信号の差信号は明信号保持電 圧と暗信号保持電圧の差に比例し、I/V変換用MOS -FETおよびアクセス用MOS-FETの特性に依存 せず、FPN補正は完全である。しかしながら、Vset 電圧と暗信号保持電圧の間に△Vnの差が生じた場合、 数式(9)の第2項の誤差を生ずるが、この項は微小値 の2乗値であるので極めて小さい値になり、補正効果は 充分であると考えられる。実際、センサチップには多数 個の国家があり、各国家の反転アンプを構成するMOS -FET1b、1cの特性ばらつきにより、画素間で反 転アンプの出力端子での暗信号電圧にばらつきが生ず る。よって、一つのセット電圧Vsetでチップ上の全画 素のI/V変換用MOS-FETのゲート電圧をそれぞ れの暗信号電圧にセットすることは不可能である。反転 アンプの出力電圧が3.2Vプラスマイナス0.1Vに変 動した場合、つまり $\Delta V_n = 0.1 V$ の場合、図3中の挿 入図に示すように補正誤差は1 µAになる。本発明によ る補正によって、誤差電流が14μAから1μAに削減 された。よって、選光量25mlx.sでの補正後のF PNは47dBになり、実用的な階調表現が充分可能な 読取りが可能である。

[0015] 図4は本発明の実施例2における本発明の イメージセンサに用いるFPN補正アンプの等価回路で

あり、I/V変換回路20、差動増幅器21、クランプ 回路22、バッファー23からなっている。なお、24 はクランプSWの制御信号の入力端子である。I/V変 換回路20はイメージセンサチップから出力される一対 の信号電流Is、Inを電圧に変換する回路であり、例え ば一対のペース接地トランジスタ、抵抗、パイアス電源 等で容易に構成することができる。I/V変換回路の変 換インピーダンスを2とすれば、変換された信号電圧V $s=Z\cdot Is$ 、 $Vn=Z\cdot In$ と記すことができる。差動増 幅器21は電圧に変換された一対の信号電圧の差を増幅 するものであり、アクセスパルスの前半ではVout.f= Z・(Isi-Ini)の信号電圧が出力され、アクセスパ ルスの後半にはVout.b=Z・(Isd-Ind)の信号電 圧が出力される。後半のVout.bが補正信号であり、Vo ut.f-Vout.bの演算を行う回路がクランプ回路22で ある。つまり、Vout.fの出力時にクランプSWをオン してコンデンサにVout.fを蓄え、Vout.bの出力時にオ フにして、その差信号つまり補正後の信号をバッファ2 3の入力端子の入力端子に得ることができる。 バッファ -23の出力端子からはインピーダンスを低くした補正 信号が出力される。

[0016]

【発明の効果】以上のように本発明は、一斉取り込み型 イメージセンサにおいて、各国素のアクセスパルスの後 9

半に暗レベル補正信号を出力させるもので、補正動作により容易に固定パターンノイズ(FPN)を削減することが可能になる。また、本発明のイメージセンサに用いるFPN補正アンプも簡単な回路により構成できる。よって、本発明は高感度でS/Nの大きいイメージセンサを提供でき、高性能読取り素子として極めて産業上の効果は大である。

【図面の簡単な説明】

【図1】本発明の実施例1におけるイメージセンサの等 価回路を示す図

【図2】本発明の実施例1におけるイメージセンサのタイミング図

【図3】FPNの発生原因と対策を示すための説明図

【図4】実施例2におけるFPN補正アンプの回路図

【図5】従来例における増幅型MOSイメージセンサの 等価回路を示す図

【図6】増幅型MOSイメージセンサの動作タイミング 図

【符号の説明】

1 信号検出部

1a フォトダイオード

1b ドライブ用MOS~FET

1c 負荷用MOS-FET

1d リセット用MOS-FET

10 2a、2b 一対のサンブル用MOS-FET

3a、3b 一対の保持用コンデンサ

4 a、4 b 一対のV/I変換用MOS-FET

5a、5b 一対のアクセス用MOS-FET

6a、6b 一対のセット用MOS-FET

7 NANDゲート

8 シフトレジスタ

9 明信号用共通信号ライン

10 暗信号用共通信号ライン

10 11 セット用電源

12 クロックパルスの入力端子

13 スタートパルスの入力端子

14 チップ間の伝達パルスの出力端子

20 I/V変換回路

21 差動增編器

22 クランプ回路

23 バッファー回路

30 フォトダイオード

31 V/I 変換用MOS-FET

20 32 アクセス用MOS-FET


33 リセット用MOS~FET

34 リセットパルス発生用NANDゲート


35 シフトレジスタ

36 リセット電源

[図2]



[図3]



[図1]

/ 信号被出部 IQ フォトダイオード Ib ドライナ用MOS-FET

IC 負有用MOS-FET


2a,2b 1対のサンプル用MOS-FET

4a,4b 1対のV/I変換用MOS-FET 5a,5b 1対のアクセス用MOS-FET

6a,6b 1対のセット用MOS-FET


8 シフトレジスタ

9 明信号用共通信号ライン 10 暗信号用共通信号ライン




【図4】

20 I/V変換回路 2/ 差勁增幅器 22 クランプ回路 23 パッファ



【図5】

- 30 フォトダイオード
- 31 V/I変換用MOS-FET 32 アクセス用MOS-FET
- 33 リセット用MOS-FET



[図6]

